数字锁相放大器的原理

数字锁相放大器是一种用数字信号处理的方式实现的相敏检波器（或同步解调器）来构成的锁相放大器，数字锁相放大器比模拟锁相放大器有许多突出的优点而倍受青睐，成为现在微弱信号检测研究的热点。
数字锁相放大器的信号的输入通道与模拟锁相放大器相同，只不过是交流放大必需保证转换为数字信号时有足够大的幅值。抗混叠滤波器是模拟信号数字化之前所要考虑的，其作用是滤除不需要的频率信号，并将要数字化的信号在不失真前提下将其频率上限限制在采样频率的一半以下，避免ADC的信号出现虚假信号，即主ADC的采样频率必须满足采样定律。被转换后的数字信号被送入数字信号处理器（DSP）中，依据一定的算法完成相敏检波器的功能，再通过数字低通滤波器后获取差频后的直流信号。参考通道以信号输入通道相同的采样速率提供数字相敏检波器所需要的相位信息，参考输入通道同样有内部和外部参考信号两种。在外部参考信号模式下，输入的模拟参考信号或逻辑电平，被一个DSP单元采用数字锁相环算法测量其频率，并产生所需要的相位信号。在内部参考信号的模式下，只需要给参考DSP单元输入所需要的参考信号频率值，就可以在所选定的频率上产生数字相敏检波处理单元所需要的相位信号，这种方式不需要外部参考信号和模拟锁相放大器所需要的相位锁相环，因此不需要时间锁相就可直接输出相位信号，降低了相位噪声。参考通道中的n倍频器不仅可以在与输入信号相同的频率上进行锁相，而且还可以在输入信号的n倍谐频上进行锁相检测，这在俄歇光谱学等领域中是非常有用的，但是n倍频后频率是受参考频率限制的。参考信号处理单元也可实现数字参考相移，其精度可达到毫度。同相相位和正交相位信号在数字处理单元中一般通过查询的方式实现，可以使同相相位信号和正交相位信号同时提供给两个数字解调器，使输出的两个分量能同步输出。输出通道中的数字低通滤波器，可以减小模拟滤波器的截止频率不稳定所造成的误差。输出DAC将数字信号转换为模拟信号输出，输出处理单元可以通过和的平方根算法和除法算法计算出被测信号的幅值和相位。输出微处理器可以对从辅助ADC的数字信号进行必要的运算，在通过DAC转换为模拟信号输出或数字显示。另外DLIA还包括一个微控制器，该微处理器有辅助数字输出、数字显示，键盘通讯，IEEE-488通讯和RS233通讯功能。